
Hackaday usa el analizador lógico de GOWIN para depurar la Tang Nano 20K
La tercera entrega de The FPGA Chronicles configura el analizador GAO y recorre un diseño en Verilog con relojes, antirrebote y una UART.
4 notas publicadas

Open Electronics repasa el cableado del chip, los comandos de la librería LedControl y cuatro sketches que van de barrer filas a mostrar temperatura y humedad.

Cuando la placa quedó sin red porque cambió el router, no hace falta conectarle pantalla ni teclado: basta sacar la microSD, editar un archivo de NetworkManager y ajustar sus permisos.

Deltahedra publicó un tutorial enfocado en modelar una pieza 3D desde cero usando el part design workbench, con buenas prácticas de ingeniería y sin asumir que ya manejás la interfaz.
Otros temas que aparecen junto a #tutorial en nuestra cobertura editorial.