El código más nuevo del compilador GCC 17 aterrizó con soporte para las flags -mcpu=spacemit-x100 y -mtune=spacemit-x100, apuntando al core RISC-V SpacemiT X100.
El SpacemiT X100 tiene un rol clave: forma los cores principales del SoC SpacemiT K3 y es el primer diseño RISC-V ampliamente disponible que cumple con el perfil RVA23. El K3 trae ocho cores X100 que alcanzan hasta 2,4 GHz, más ocho cores A100 ultra-anchos pensados para cómputo IA paralelo.
El parche upstream y qué trae la variante A100
Este parche, ahora upstream en el Git de GCC desde SpacemiT, agrega el soporte inicial del core X100.
En la lista de correo de GCC también aparece otro parche que introduce el target "spacemit-a100" para tuning de -mcpu y -mtune sobre los cores A100.
El propio commit describe así al A100: "El A100 es un core in-order y dual-issue cuya microarquitectura es cercana al X60, por lo que por ahora reutiliza los costos del X60. Del lado de ISA, el A100 se parece más al X100. Las diferencias principales son que no implementa la extensión H (hypervisor), su longitud vectorial es VLEN=1024 (zvl1024b) y trae la extensión xsmtvdotii."
Considerando que el parche X100 pasó de la lista de correo al Git de GCC en apenas unos días, es probable que el target A100 también se integre en el upstream en poco tiempo.
¿Por qué importa RVA23?
El perfil RVA23 define qué extensiones ISA deben implementar los cores RISC-V clase servidor y desktop para asegurar compatibilidad binaria entre implementaciones. Que el X100 sea el primer core RVA23-compliant ampliamente disponible significa que binarios compilados para el estándar (Linux distros, containers, workloads embebidos con ML) van a correr sin sorpresas.
Sin flags de compilador especializadas, cada aplicación pierde rendimiento en el tuning fino: instrucciones vectoriales sub-óptimas, decisiones de pipeline conservadoras, cachés no explotadas. El aterrizaje de -mcpu=spacemit-x100 en GCC 17 cierra ese loop y hace del K3 una opción realista para deployments reales, no solo para prototipos académicos.
Contexto: RISC-V open sube 8x en cinco años
Para ver dónde queda el K3 en la fotografía RISC-V, Phoronix publicó dos benchmarks útiles: los tests iniciales del SpacemiT K3 en formato Pico-ITX y una comparativa a cinco años que muestra un salto de 8x en el rendimiento RISC-V abierto desde el SiFive HiFive Unmatched hasta el K3.
Para el mercado embedded y edge chileno y latinoamericano, ese salto abre una alternativa sin costos de licencia frente a los núcleos ARM habituales. Un SBC Pico-ITX con K3 rondaría los USD 199-249 al llegar al canal de distribución, con soporte GCC oficial, kernel Linux mainline y toolchain LLVM. Aún hace falta que la cadena de distribución local (Digikey, Mouser, importadores especializados) tenga stock estable, pero el trabajo de compilador es la pieza que le faltaba a la ecuación.
