Altera Agilex 27 suma núcleos Cortex-A720, PCIe 7.0 y SerDes de 256 Gbps

Altera presentó la familia Agilex 27 de FPGA y SoC FPGA, pensada para infraestructura de IA, redes de alta velocidad, 6G, comunicaciones satelitales y aplicaciones aeroespaciales y de defensa. La familia incluye 14 modelos, cada uno disponible como FPGA sola o como SoC FPGA con procesadores Arm integrados.

Los nuevos chips usan la tercera generación de la arquitectura HyperFlex, que según la empresa entrega 1,8 veces el rendimiento por watt de la generación anterior, Agilex 7. Suman hasta 17,6 millones de elementos lógicos, bloques DSP AI Tensor de segunda generación, un subsistema con procesadores Arm Cortex-A720 y A520 en las variantes SoC, transceptores de 256 Gbps, PCIe 7.0, Ethernet de 1,6 TbE y soporte para memoria LPDDR6.

Especificaciones de la familia Agilex 27

• Arquitectura FPGA. HyperFlex de tercera generación con módulos lógicos adaptativos (ALM) mejorados, de 866.000 a 17,6 millones de elementos lógicos (LE) y de 274.190 a 5.683.872 ALM. Hasta 1,8 veces más rendimiento por watt que Agilex 7.
• Procesador (solo variantes SoC). Hard Processor System (HPS) Armv9.2 con dos núcleos Arm Cortex-A720 y dos Cortex-A520, a hasta 2,3 GHz. 2 MB de caché L3 compartida y 512 KB de RAM interna con ECC.
• Aceleración de IA y DSP. De 1.096 a 21.048 bloques DSP AI Tensor de segunda generación, con hasta 1.211 TOPS en INT8. Soporta INT8/9/16/32, BFLOAT16, FP16/32, TF32 y aritmética compleja, en modos de punto fijo, punto flotante, tensor y vector.
• Memoria de la FPGA. De 40 Mb a 822 Mb de memoria M20K, de 63 Mb a 1.096 Mb de M80K y de 8 Mb a 158 Mb de memoria distribuida MLAB.
• Memoria externa. DDR5, LPDDR4, LPDDR5/5X y LPDDR6, con 3 a 18 controladores de memoria por hardware con cifrado de memoria en línea (IME). Hasta 9,84 Tbps de ancho de banda externo y opciones de memoria en el encapsulado en los modelos de la serie M.
• Almacenamiento. Interfaces SD y eMMC.
• Pantalla. Conexión de pantallas basada en MIPI D-PHY y soporte LVDS.
• Cámara. MIPI C-PHY 2.1 y D-PHY 3.0, a hasta 4,5 Gbps por línea, para cámaras y sensores de imagen de alta velocidad.
• Redes. Hasta 10 puertos de 800GbE o 4 de 1,6TbE con MAC, PCS y FEC por hardware. MACsec por hardware y 3 MAC Ethernet TSN en las variantes SoC.
• Expansión. PCIe 6.0 x8 (hasta 2 instancias en algunos modelos) y PCIe 7.0 x8 o PCIe 6.0 x16 (hasta 6 instancias en algunos modelos), con Root Port, Endpoint, bifurcación y cifrado IDE. Bancos de E/S de alta y media velocidad con GPIO.
• Transceptores. Hasta 32 SerDes GT a 256 Gbps, hasta 176 SerDes GX a 128 Gbps y SerDes GS a hasta 32 Gbps, con señalización NRZ y PAM4. Interfaz UCIe para conectar chiplets.
• USB. USB 3.1 Gen 2 (10 Gbps) y USB 2.0 OTG.
• Serie. I2C, I3C, SPI, OSPI y UART.
• Varios. Controladores DMA, temporizadores, watchdogs y GPIO.
• Seguridad. Secure Device Manager (SDM) con raíz de confianza por hardware, arranque seguro y atestación del dispositivo. Criptografía poscuántica (PQC) alineada con CNSA 2.0, almacenamiento protegido de claves y protección física contra manipulación. Cifrado AES y SM4, MACsec, PCIe IDE y cifrado de memoria en línea. Opciones certificables FIPS 140-3 nivel 2.
• Encapsulado. BGA de 27 × 27 mm a 65 × 65 mm.

¿Qué cambia en la arquitectura?

La familia Agilex 27 estrena una red de datos llamada HyperFlow, que conecta la lógica de la FPGA, los controladores de memoria, los procesadores Arm, PCIe y las demás interfaces. Usa rutas de datos dedicadas y motores DMA para mover información sin gastar recursos lógicos de la FPGA. Eso reduce la congestión de rutas y deja más recursos libres para IA, procesamiento de señales y otras tareas. Los chips también traen la tercera generación de HyperFlex para mejorar rendimiento y aprovechamiento de la lógica, junto con los bloques DSP AI Tensor de segunda generación para operaciones enteras, de punto flotante, vectoriales y tensoriales.

En robótica y aplicaciones de IA física, las FPGA pueden encargarse de sincronizar sensores, preprocesar imágenes y señales, y traspasar datos a CPU o GPU externas. Así, las operaciones de control y seguridad que dependen del tiempo corren separadas de las cargas de IA. Altera también ofrece los modelos Agilex 27 serie M, con memoria dentro del encapsulado, y la serie Direct RF, con conversores de datos integrados mediante chiplets UCIe. De estas variantes todavía no hay especificaciones detalladas.

Software y asistente de IA

El software de diseño de FPGA Quartus Prime Pro Edition de Altera soporta la familia Agilex 27. Su versión 26.3 suma QuartusIQ, un asistente de IA que ayuda con el diseño, la depuración y la búsqueda de documentación, y que sugiere mejoras según el proyecto abierto. Se usa desde la interfaz de Quartus y también puede conectarse a herramientas de IA externas mediante Model Context Protocol (MCP).

¿Cómo se compara con los Agilex anteriores?

CNX Software ya había cubierto la familia Agilex SoC FPGA de Intel, con cuatro núcleos Cortex-A53 y transceptores de hasta 112 Gbps, y más recientemente el Altera Agilex 9 Direct RF-Series AGRW039, con conversores de RF integrados de 64 Gsps. Agilex 27 aumenta la capacidad lógica y la velocidad de los transceptores, y suma procesadores Cortex-A720 y A520, interfaces de memoria más nuevas y PCIe 7.0.

¿Cuándo estará disponible?

Altera dice que el soporte de diseño de Quartus Prime para Agilex 27 llegará a clientes de acceso anticipado a mediados de noviembre de 2026, y que las muestras de ingeniería se esperan para la segunda mitad de 2027. QuartusIQ ya viene incluido en Quartus Prime Pro Edition 26.3. El precio no se ha anunciado. Hay más detalles en la página del producto y en el anuncio oficial.