
Así se construye Pyeongtaek, el complejo de memorias de Samsung
Tres fábricas operan día y noche, una cuarta está por entrar en servicio y la quinta se reanudó con el auge de la IA. MIT Technology Review recorrió la obra.
60 notas publicadas

La startup quiere reemplazar con un solo chip reconfigurable el trío de DSP, NPU y CPU que hoy llevan drones, robots y vehículos autónomos.

El fabricante chino usará transistores verticales que reducen la celda en un tercio, pero no dio velocidades, capacidades ni clientes.

El nuevo proceso FD-SOI duplica la densidad de 22FDX, apunta a autos, IA en el borde y robótica, y entrará en producción en Dresde en 2028.

Dos años después de descontinuar el Z80, el dueño de Zilog anunció el fin de vida de todas sus familias de MCU, eZ80 incluida.

Elon Musk dice que Terafab construirá y operará su propia fábrica de chips y le ofrece a TSMC subarrendar una parte, una fórmula que choca con cómo funciona una fab.

Anderon, la empresa de IBM en Albany, recibe el mayor aporte de la ley CHIPS para cuántica y promete entregar obleas a terceros antes de fin de año.

El modelo operará las herramientas de diseño electrónico de Synopsys como un ingeniero experto, sin fecha de lanzamiento ni precio anunciados.

El modelo razonará sobre diseño y verificación de chips y operará directamente las herramientas EDA de Synopsys. Ya hay pruebas con clientes del sector.

Google, Nvidia, OpenAI y Architect Labs usan IA para diseñar silicio, pero con grados de autonomía muy distintos, y la arquitectura sigue en manos humanas.

El jefe de Intel Foundry dio la cifra sin aclarar quién queda adelante, y los números publicados por ambas empresas apuntan a una ventaja mayor para Intel.

El chip usa una arquitectura disparada por transporte con dos buses, se diseñó en Spade y corre programas simples montado en una protoboard.

La Universidad de Beihang fabricó una máquina de Ising sobre memoria MRAM controlada por voltaje y la probó en dos tareas del diseño de chips.

La empresa dice que no alcanza a cubrir la demanda interna, y su respuesta a Nvidia pasa por clusters Atlas de hasta 15.488 aceleradores en vez de competir chip contra chip.

El equipo del MIT dobló un chip miles de veces alrededor de cilindros cada vez más finos, hasta el grosor de un tornillo pequeño, sin que el rendimiento óptico cayera.

El método del MIT aplica las reglas de valencia antes del paso caro de generación, que hoy se lleva cerca del 90% del costo de cómputo de crear un material usable.

La única fabricante de escáneres EUV seguirá con plasma producido por láser y no adoptará el láser de electrones libres que respalda Elon Musk, según una nota de JPMorgan.

La compañía también duplicó el rendimiento en FP4 del Ascend 960PR frente a lo que había anunciado el año pasado, y detalló por primera vez los chips que llegan en 2028 y 2029.

El acelerador declara 4 petaFLOPS en FP4 y 288 GB de memoria propia HiZQ, el doble de rendimiento y de capacidad que la serie 950 lanzada este año.

El material combina un semiconductor bidimensional con moléculas que cambian de estructura según la longitud de onda, y ya se fabricó en una pieza uniforme de una pulgada cuadrada.

La versión 2026.08 de su plataforma Spec-to-Netlist reúne simulación, síntesis lógica, verificación formal y síntesis física, con soporte comercial y agentes de IA en cada etapa.

El equipo de Asif Khan en Georgia Tech trabaja en una lógica que usa deformación mecánica a escala nanométrica junto con señales eléctricas, con la meta de gastar 100 veces menos energía.

El recocido localizado cristaliza el granate magnetoóptico sin someter el resto del chip a los 600 grados que pedía el proceso convencional.

La capa de óxido de aluminio se mete entre el disulfuro de molibdeno y el aislante de compuerta, y permite adelgazar ese aislante sin dejar caminos de fuga.

Lo dijo el gerente general de OpenAI Korea en Seúl, aunque ninguna de las dos empresas precisó qué chips son ni si Samsung Foundry tiene un contrato de producción.

El acuerdo cubre varias generaciones de chips y suma un frente de conectividad óptica que apunta a 1,6 terabits por segundo.

Kyocera y la Universidad de Tohoku integraron un aislador óptico directamente sobre un chip de fotónica de silicio usando recocido láser, sin dañar el resto del circuito.

El primer resultado de Geekbench 6 del chip que llevan el iPhone Duo y el iPhone 18 Pro marca 4.719 puntos en un núcleo, cerca de 25% sobre el A19 Pro y por encima de varios procesadores de PC.

Una sola empresa japonesa, más conocida por los condimentos que por la microelectrónica, controla cerca del 95% de la película sobre la que se monta casi todo el silicio avanzado del planeta.

La operación en efectivo suma microcontroladores con NPU integrada al catálogo analógico de ADI y apunta a la inteligencia física: sistemas que sensan, razonan y actúan localmente.

La empresa de San José salió del sigilo tras siete años y asegura que su apilamiento en 3D y un material ferroeléctrico propio permiten subir la densidad usando las fábricas de chips que ya existen.

El gerente general de OpenAI Korea confirmó trabajo conjunto en chips de próxima generación, lo que apunta a un doble abastecimiento con TSMC y a volúmenes enormes.

La industria converge en una arquitectura híbrida: silicio para el cálculo denso y luz para las interconexiones de alto ancho de banda que exige la inteligencia artificial.

El centro de investigación imec presentó avances en circuitos NbTiN con una densidad de 3.8 millones de uniones por cm2, superando las limitaciones del niobio convencional.

La cofundadora de Vaire Computing busca transformar la industria de semiconductores con circuitos que recuperan la energía que normalmente se pierde como calor.

La firma coreana Hyosung Heavy Industries presentó un transformador de estado sólido de 1.05MVA, diseñado para optimizar redes eléctricas ante la alta demanda de IA.

El gigante tecnológico chino estrena un procesador propio con arquitectura Tau Scaling para su nuevo teléfono plegable de tres pantallas, el Mate XT2.

El centro de investigación Imec presentó un avance histórico en circuitos superconductores, integrando 3.8 millones de uniones Josephson en un solo centímetro cuadrado.

La nueva arquitectura de subsistema de cómputo de Arm promete escalar hasta 128 núcleos por chip, integrando tecnologías de vanguardia como PCIe 7.0 y CXL 4.0.

La firma china apuesta por la arquitectura LogicFolding para mejorar el rendimiento de sus procesadores ante las limitaciones de fabricación de semiconductores.

El centro de datos correría solo inferencia, no entrenamiento, y sería el mayor conjunto conocido de aceleradores Huawei, aunque la entrega completa tomaría más de un año.

El proceso fabrica obleas de pocos micrones de espesor, transparentes y doblables miles de veces sin degradación medible, usando pasos de fabricación a 500 grados Celsius o menos.

El centro belga alcanzó 3,8 millones de uniones Josephson por centímetro cuadrado con tres niveles de metal, sobre procesos compatibles con CMOS de 300 mm.

La startup de Silicon Valley presenta su arquitectura DigAn, diseñada para eliminar el gasto energético del movimiento de datos en aplicaciones de IA en el borde.

El costo de la memoria RAM se dispara a nivel mundial. La alta demanda por infraestructura de IA y la escasez de producción amenazan con encarecer los dispositivos móviles.

El fabricante chino AMEC diversifica su catálogo de equipos para la fabricación de chips, reduciendo su dependencia tecnológica mediante nuevas herramientas.

La serie MagicV ofrece configuraciones de 1, 2 y 4 núcleos, optimizando el consumo energético para dispositivos embebidos, automotriz y servidores.

La plataforma usa procesos de fabricación de semiconductores ya establecidos y abre la puerta a sensores conformables, electrónica vestible y ópticas curvas de realidad aumentada.

Científicos de la UIUC desarrollaron un láser semiconductor que sustituye la estructura repetitiva por una cuasi-periódica, permitiendo mayor control de luz.

El dispositivo combina pozos cuánticos múltiples de arseniuro de galio con una red de nanopilares, y logra una respuesta óptica no lineal tres órdenes de magnitud mayor que una oblea común.

La familia EPC23100 reúne transistores, control de compuerta y protecciones en un solo encapsulado para accionamiento de motores, con hasta 35 A de corriente.

La mayor fundición del mundo pasó de su proyección inicial a 1,9 veces esa cifra entre enero y julio, empujada por la IA, y elevó su presupuesto de inversión 2026 hacia los 64.000 millones de dólares.

El dispositivo de la Politécnica de Hong Kong usa efecto túnel cuántico sobre una heteroestructura de bismuto y seleniuro de indio, y conmuta con solo 160 mV de compuerta.

El sistema de ocho cúbits de espín en silicio consume menos de 20 kW y se instala como un rack más en las instalaciones de Equinix en Sídney, con puesta en marcha en octubre.

La unión directa cobre con cobre ya produce en volumen en chips lógicos, pero una decisión de JEDEC en enero le regaló otra generación a los microbumps en memoria de alto ancho de banda.

La taiwanesa adoptará NVLink Fusion para sus aceleradores de IA a medida, sus sistemas locales y sus plataformas automotrices, mientras Nvidia se asegura un lugar en el mercado de chips que no diseña.

En Hot Chips 2026 la compañía detalló una hoja de ruta de tres fases que convierte la memoria de alto ancho de banda en un subsistema con lógica y cómputo propios.

El equipo del POWERlab usó la polarización natural del material, en lugar de dopantes, para equilibrar cargas y repartir el campo eléctrico de forma pareja dentro del dispositivo.

El procesador lleva 20 núcleos de CPU, 16 de unidad neuronal y hasta 160 GB de memoria unificada, y la empresa asegura que puede correr modelos de 200.000 millones de parámetros dentro del auto.

El dispositivo permite programar y retener su velocidad de respuesta temporal, algo que los semiconductores convencionales fijan de manera permanente durante la fabricación.
Otros temas que aparecen junto a #semiconductores en nuestra cobertura editorial.