Diseñar una PCB no consiste solo en conectar un componente con otro. El ingeniero tiene que decidir dónde va cada pieza, cómo viajan las señales, cómo se rutean los pares diferenciales y las redes con impedancia controlada, dónde quedan la alimentación y la masa, y cómo se comportará la placa dentro de sus restricciones mecánicas y de fabricación. En una placa simple esas decisiones se toman a mano. A medida que suben el número de componentes, la densidad de ruteo, la velocidad de las señales y la cantidad de restricciones, el trazado puede convertirse en la etapa más larga del desarrollo de hardware.

Quilter aborda ese problema de una manera distinta a la de un autorouter convencional. Usa IA guiada por física para automatizar el emplazamiento de componentes y el ruteo, y generar candidatos completos de trazado. El ingeniero aporta un diseño ECAD existente, el contorno de la placa, las restricciones, la información de floorplan y los demás requerimientos. Quilter analiza el diseño y produce múltiples candidatos de emplazamiento y ruteo, aplicando las restricciones de diseño y de física durante la generación. El resultado vuelve al entorno ECAD del ingeniero en lugar de imponer un flujo de trabajo completamente nuevo. Hoy soporta Altium, Cadence, Siemens Xpedition y KiCad.

¿Qué hace Quilter en concreto?

La forma más simple de entenderlo es pensarlo como un ingeniero de trazado automatizado trabajando junto al diseñador humano. En vez de emplazar manualmente cientos de componentes y rutear después miles de conexiones, el ingeniero entrega el diseño eléctrico y define qué no se puede violar. El sistema explora entonces las implementaciones físicas posibles.

La distinción importa porque Quilter no busca simplemente un camino entre dos pines. Su enfoque es considerar características eléctricas y físicas mientras genera la placa. Entre lo que permite hacer:

  • Generar el emplazamiento de componentes de forma automática.
  • Rutear las conexiones de la PCB automáticamente.
  • Generar múltiples candidatos completos de trazado.
  • Trabajar con pares diferenciales y señales de impedancia controlada.
  • Considerar la información de stackup durante el ruteo.
  • Respetar regiones de emplazamiento y zonas de exclusión.
  • Generar fanout de BGA y ruteo de salida.
  • Aplicar restricciones asociadas a fabricación.
  • Comparar distintos floorplans y posibilidades de stackup.
  • Iterar sobre un diseño sin reconstruir manualmente todo el trazado.

El objetivo no es necesariamente producir un trazado "correcto", sino entregar varias implementaciones viables para que el ingeniero evalúe las concesiones de cada una y elija o refine la que mejor calce con el producto.

¿En qué ayuda realmente a un ingeniero?

El mayor beneficio potencial está en el tiempo dedicado a explorar alternativas. En un flujo convencional, dejar en forma el primer emplazamiento y ruteo completo puede tomar bastante trabajo, y si el resultado tiene problemas, cambiar el floorplan, la posición de los componentes o el stackup exige un rehacer manual considerable. Quilter modifica esa ecuación al permitir generar y comparar alternativas. Su página de precios indica además que se pueden correr varios trabajos en paralelo, por ejemplo con distintos stackups, floorplans o anchos de pista.

La herramienta también funciona con placas parcialmente terminadas. El ingeniero puede conservar las secciones más sensibles, como el ruteo de radiofrecuencia o de alto voltaje, antes de subir el resto. Según Quilter, los pines ya ruteados no cuentan para el precio por cantidad de pines del proyecto, y el sistema puede rutear alrededor del trabajo existente. Eso lo vuelve más útil como asistente de ingeniería que como una caja donde se sube todo y se espera.

"Recortamos cuatro semanas del bring up de una placa de ocho capas y alcanzamos una fecha de fabricación que dábamos por perdida. Nuestros diseñadores siguen usando Altium para el pulido final, pero Quilter hace el trabajo pesado. Es un multiplicador de fuerza", comentó un ingeniero de diseño.

¿Qué necesita el ingeniero antes de usarlo?

Quilter no elimina el trabajo de preparación. La calidad de la entrada sigue importando. El flujo práctico tiene siete pasos.

1. Preparar el diseño eléctrico: se parte del esquemático y la información de PCB asociada en un entorno ECAD soportado. 2. Definir la placa: contorno, requerimientos de componentes y demás restricciones físicas. 3. Definir la intención de diseño: componentes críticos, conectores, regiones de emplazamiento y zonas de exclusión deben comunicarse antes de que empiece el trazado automatizado. 4. Revisar el stackup: la estructura de capas y la información de materiales son claves para el ruteo con impedancia controlada. 5. Identificar circuitería sensible: el ingeniero puede reservarse el control de las secciones de radiofrecuencia o de alto voltaje. 6. Enviar el diseño: Quilter lo analiza y genera los candidatos. 7. Revisar los candidatos: la responsabilidad de decidir si un candidato tiene sentido de ingeniería sigue siendo del ingeniero. Que se cumplan las reglas no debe tomarse como prueba de que la placa está lista para producción.

Si el resultado no satisface, se cambian la intención de emplazamiento, el stackup o las restricciones, y se genera otro candidato. La compañía señala que la mayoría de sus clientes itera varias veces antes de ir a fabricación, y su sistema de proyectos agrupa esas iteraciones.

¿Qué cambió durante 2026?

Los cambios más relevantes llegaron este año, y no fueron mejoras de interfaz sino ampliaciones del tipo de información de ingeniería que la herramienta entiende y usa durante el trazado.

Fanout automático de BGA. Es la incorporación más significativa. Antes había que hacer el fanout manualmente en el software ECAD para luego enviar una placa densa. El sistema actual genera el fanout y el ruteo de salida como parte de la generación de candidatos. Importa porque un BGA puede concentrar cientos o miles de conexiones debajo de un solo encapsulado, y el fanout suele ser una de las primeras tareas manuales pesadas de una placa densa. La implementación de 2026 selecciona patrones de vías, direcciones de escape y ruteo de salida según el stackup y el entorno de la placa.

"La ganancia no es solo velocidad, es el paralelismo. Recibo varios trazados viables para elegir, con los chequeos de física ya hechos. Eso cambia cómo planificamos el programa completo", señaló un ingeniero electrónico.

Perfiles de impedancia calculada. Quilter puede calcular perfiles de impedancia para señales diferenciales y de terminación simple a través de las capas, usando la información de materiales del stackup. Los cálculos emplean el solver Simbeor de Simberian. El cambio de fondo es que la impedancia pasa a formar parte del ruteo automatizado en lugar de aproximarse por separado. La actualización de junio de 2026 permite además ingresar valores propios de impedancia de par diferencial en vez de limitarse a los predefinidos.

Regiones de emplazamiento y agrupamiento inteligente. Llegaron en marzo de 2026. El ingeniero puede definir áreas donde ciertos componentes deben permanecer juntos, aislados o próximos a una zona específica de la placa. Quilter también identifica componentes directamente conectados en el esquemático y los agrupa durante el emplazamiento. Una función de anclaje permite fijar un componente manteniendo unido su grupo asociado.

Conciencia de stackup y zonas de exclusión. La información de stackup puede importarse desde el diseño de entrada, y las zonas de exclusión funcionan como restricciones de primera clase para pistas, vías, componentes y planos de cobre. Sirve para proteger antenas, reservar espacio mecánico o impedir ruteo por debajo de circuitos integrados sensibles.

Restricciones de holgura. Entraron en beta en mayo de 2026. Para entradas soportadas de Altium, Quilter puede leer reglas de holgura por clase de red, por capa y por par, y aplicarlas durante el emplazamiento y el ruteo.

¿Qué viene después?

El desarrollo más importante a seguir es el soporte de vías ciegas y enterradas, que la compañía declara en desarrollo activo. Hoy el ruteo trabaja con vías pasantes, y la extensión apunta a diseños HDI y otros de alta densidad que dependen de estructuras de vías en múltiples niveles. Para quien desarrolla electrónica compacta avanzada, ese sería un hito particularmente relevante.

Un detalle que pesa en la región: el soporte de KiCad deja la herramienta al alcance de talleres, universidades y pymes de electrónica de Chile y LatAm que no operan con licencias de Altium o Cadence. El modelo de cobro por cantidad de pines, con los pines ya ruteados excluidos del conteo, permite además usarla solo sobre las secciones densas de una placa y mantener el resto en el flujo manual de siempre.