Fujitsu Monaka apila toda su caché en un die aparte de 5 nm

Fujitsu entregó el 24 de agosto en Hot Chips 2026 el detalle más completo hasta ahora de Monaka, su procesador de servidor de 144 núcleos, y confirmó dos decisiones de diseño que hasta ahora no estaban públicas: el chip Arm corre dos unidades vectoriales SVE2 de 256 bits, la mitad del ancho de los 512 bits del SVE de su antecesor A64FX, y su caché de último nivel completa se ubica en un die separado de 5 nm por debajo del die de cómputo de 2 nm.

Ryohei Okazaki, arquitecto principal del equipo de desarrollo de procesadores de Fujitsu, presentó el diseño como "un CPU hecho en Japón, específicamente diseñado para el rendimiento en IA y la eficiencia energética", pensado para lo que la compañía llama centros de datos de IA verdes y financiado en parte por la New Energy and Industrial Technology Development Organization (NEDO) de Japón.

El chip llega en dos versiones: una pieza de 350 W refrigerada por aire con base de 2,1 GHz, y una de 500 W refrigerada por líquido con base de 2,9 GHz. Las muestras de evaluación ya están disponibles y la producción en volumen queda para 2027.

Tres dies en una sola pila

Monaka se divide en tres niveles de silicio: un die de núcleos en 2 nm sobre el proceso N2P de TSMC, un die de SRAM en 5 nm sobre N5 que aloja la caché de último nivel entera, y un die de entrada y salida también en 5 nm.

El die de núcleos se apila cara a cara sobre el die de SRAM mediante hybrid bonding, y queda del lado de la refrigeración porque es el que corre más caliente. El die de entrada y salida se conecta al de SRAM a través de un interposer de silicio.

Fujitsu mantiene el silicio de 2 nm por debajo del 30% del área total de die, un reparto que según Okazaki le permite a la compañía "acelerar el tiempo de llegada al mercado de nuestro chip basado en 2 nanómetros" al empujar hacia los dies de 5 nm todo aquello que escala mal con el nodo.

Poner la caché de último nivel completa en un die apilado distinto separa a Monaka de la 3D V-Cache de AMD, que adhiere SRAM extra sobre un die de cómputo que ya lleva su propio L3, y lo acerca más a Clearwater Forest de Intel, donde la caché local vive en un tile base con el cómputo apilado encima. Fujitsu además trasladó los reguladores de voltaje de baja caída al die de SRAM de 5 nm, porque los circuitos analógicos escalan mal en 2 nm, y los ubicó justo debajo de las unidades de punto flotante del núcleo para alimentar el escalado dinámico de voltaje y frecuencia por núcleo.

Ian Cutress, de More Than Moore, preguntó si Fujitsu estaba "haciendo algo especial para minimizar la latencia entre núcleos", dado que los dies de núcleos quedan en lados opuestos del paquete y el tráfico se enruta a través del die de entrada y salida y de vuelta. Fujitsu apuntó al hybrid bonding cara a cara entre los dies de núcleos y de SRAM, pero se negó a revelar cifras de latencia.

¿Por qué bajar de 512 a 256 bits en los vectores?

Chester Lam, de Chips and Cheese, consultó por qué Fujitsu angostó la ruta de datos vectorial desde los 512 bits del SVE en A64FX a los 256 bits del SVE2 en Monaka. Okazaki respondió que el chip está construido "para el centro de datos" y que la compañía quiso "minimizar el tamaño del núcleo" para el mejor costo y rendimiento, con unidades más angostas que además recortan el ancho SIMD para código de propósito general.

A64FX, el CPU de 7 nm que movía al supercomputador Fugaku y fue el primer chip en implementar Arm SVE, combinaba sus vectores de 512 bits con HBM2 en el paquete para cargas de HPC limitadas por memoria. Monaka abandona la HBM por 12 canales de DDR5 a 8000 MT/s y corre dos unidades SVE2 de 256 bits por núcleo, cada una alineada a una unidad de carga y almacenamiento de 256 bits, con soporte de matrices FP8 e INT8 agregado para inferencia.

El núcleo carga además funciones de confiabilidad de clase mainframe que Fujitsu heredó de su propia línea de procesadores: ECC o duplicación en las cachés L1 y L2, chequeos de paridad en unidades de ejecución y registros, y un mecanismo por hardware de reintento de instrucciones para recuperarse de errores transitorios. También corre un predictor de saltos TAGE de tres niveles y seis ALU para throughput de propósito general, sobre un núcleo que Fujitsu mide en cerca de 1,47 mm2.

Estimaciones de rendimiento y competencia

Fujitsu estima la versión de 350 W en 4.355 GFLOPS en DGEMM y 69,7 TOPS en INT8, y la de 500 W en 6.013 GFLOPS y 96,2 TOPS, con ambas piezas en torno a 500 GB/s en STREAM Triad. La compañía reclama hasta el doble de rendimiento en IA y más de 50% de reducción de costo total de propiedad frente a comparaciones que no identifica, y atribuye buena parte del logro a la operación en ultra bajo voltaje, corriendo el núcleo cerca de 30% por debajo del voltaje nominal para aproximadamente la mitad del consumo. Es lo que le permite meter 144 núcleos dentro de la envolvente de 350 W.

Okazaki describió esa técnica de voltaje como algo que entrega "un ahorro de energía comparable a avanzar una generación más allá de los 2 nanómetros", logrado con SRAM personalizada y un flujo de CAD propietario ajustado para operación no estándar en bajo voltaje.

Para 2027, sin embargo, los 144 núcleos de Monaka quedarán en la mitad de la tabla del segmento de servidores Arm, no en la punta. El Graviton5 de AWS llega a 192 núcleos Neoverse V3 en un solo die de 3 nm, la hoja de ruta de Ampere apunta a 512 núcleos en AmpereOne Aurora, y el Cobalt 200 de Microsoft empaqueta 132 núcleos con su propio escalado de voltaje y frecuencia por núcleo. La diferencia de Monaka frente a ese grupo descansa en la pila de caché en die aparte y en el ancho de banda de los 12 canales DDR5, no en la cuenta de núcleos. Su ancho SVE2 de 256 bits iguala al del Rhea1 de SiPearl y supera los 128 bits comunes en los núcleos Arm de los hiperescaladores.

Soberanía, con una salvedad

NEDO subsidia a Monaka bajo un programa de centros de datos verdes que apunta a 40% de ahorro energético hacia 2030. Pero los dies de 2 nm y 5 nm del chip salen de TSMC, no de una fábrica doméstica. Esa distancia entre un diseño hecho en Japón y una manufactura taiwanesa convive de manera incómoda con la soberanía tecnológica que Fujitsu y RIKEN parecen querer asociar al programa.

Japón comprometió más de 2 billones de yenes a Rapidus para producción en 2 nm en Hokkaido hacia 2027, y cerca de 1,2 billones de yenes a las fábricas de TSMC en Kumamoto. NEDO por separado respaldó un chip de IA de 1,4 nm de Fujitsu e IBM Japón para ser fabricado íntegramente en Japón por Rapidus. Monaka, simplemente, es anterior a esa capacidad doméstica.

El sucesor de Monaka ya tiene destino asignado. FugakuNEXT, el sistema de RIKEN de cerca de 750 millones de dólares anunciado en agosto del año pasado junto a Fujitsu y Nvidia, va a combinar un Monaka-X de clase 1,4 nm que suma Arm SME2 con GPU de Nvidia enlazadas por NVLink Fusion, la interconexión que Nvidia abrió a CPU de terceros en 2025. RIKEN apunta a más de 600 exaFLOPS en FP8 dentro de una envolvente de 40 MW y cerca de 100 veces el rendimiento de aplicaciones de Fugaku, con operación en torno a 2030. Es el primer supercomputador insignia de Japón que pone GPU en su centro, un giro respecto del diseño solo con CPU del A64FX original.

Fujitsu ha firmado más que cambiado el plan de Monaka a lo largo de tres años de anuncios: la cuenta de núcleos, el reparto de nodos y la fecha de lanzamiento prevista para 2027 siguen sin moverse desde 2023. La compañía no reveló precios, y sus cifras de DGEMM, STREAM e INT8 siguen siendo estimaciones hasta que haya pruebas independientes en el lanzamiento de 2027.