23 notas publicadas
La biblioteca ZenDNN de AMD pasa a formar parte de oneDNN, el backend abierto que Intel impulsa desde la UXL Foundation.
El acelerador de inferencia promete 1,3 PFLOPS en FP8, 1,5 TB/s de ancho de banda y refrigeración por aire en tarjetas PCIe de 350 W.
Elon Musk dice que Terafab construirá y operará su propia fábrica de chips y le ofrece a TSMC subarrendar una parte, una fórmula que choca con cómo funciona una fab.
Ken Shirriff siguió desarmando la FPU de Intel y documentó el microcódigo de FPTAN, que llega a 64 bits de precisión.
El jefe de Intel Foundry dio la cifra sin aclarar quién queda adelante, y los números publicados por ambas empresas apuntan a una ventaja mayor para Intel.
El Compute Runtime 26.35.39758.10 suma soporte inicial para PISA, la ISA portátil de Intel para GPU, que la propia Phoronix compara con el NVPTX de NVIDIA.
El filtrador Jaykihn afirma que el diseño con 12 núcleos Xe3P se movió a Razor Lake, la generación siguiente, después de que la gráfica integrada pidiera 65 W propios.
Una placa intercalada entre el procesador y el módulo de RAM descarta escrituras DDR5 en silencio, y rompe la integridad de Intel TDX, Scalable SGX y AMD SEV-SNP.
Ken Shirriff siguió desarmando el microcódigo del coprocesador matemático de Intel y encontró que multiplicar por una potencia de dos exige tres niveles de subrutinas.
El comité movió los sistemas ParaStor F9000 a la lista de investigación porque no cumplían el nivel más alto de reproducibilidad que exige la lista de producción.
El módulo de cómputo x86 apunta a robótica, instrumentos portátiles y visión artificial, con 47 TOPS provenientes de la NPU dedicada y un consumo en reposo de apenas 2,5 vatios.
Una diapositiva filtrada sitúa la producción masiva en el cuarto trimestre de 2026 y deja el modelo tope de gama, con dos matrices de cómputo, para más adelante en 2027.
Las AI Compute Extensions son el primer trabajo conjunto del grupo asesor del ecosistema x86 entre Intel y AMD, y llegarán al compilador estable con GCC 17.1 entre marzo y abril de 2027.
La unión directa cobre con cobre ya produce en volumen en chips lógicos, pero una decisión de JEDEC en enero le regaló otra generación a los microbumps en memoria de alto ancho de banda.
Diamond Rapids se fabrica en 18A-P, da vuelta el plano de Granite Rapids para poner memoria y entrada/salida al centro, y estrena AVX 10.2 y APX en el centro de datos durante 2027.
Las nuevas versiones del stack en Docker de Intel suman soporte el mismo día del lanzamiento para el modelo de 30B de Meta, más generación de video local y mejoras de latencia en Gemma 4.
El firmware open source agrega soporte temprano para Nova Lake y Ryzen AI Max 300, además de Framework, ASUS, Lenovo ThinkPad y System76.
Los clientes firmes para 14A van entre H2 2026 y H1 2027; el crédito tributario del 35% del CHIPS Act termina el 31 de diciembre y obliga a romper tierra antes en Ohio, Arizona u Oregón.
Tom's Hardware fotografió en Computex 2026 el socket SP7 de AMD para EPYC Venice y el LGA9324-1 de Intel para Xeon Diamond Rapids: el segundo es más largo que la palma de la mano.
Las nuevas placas LGA 1954 alojarán un PCH 22 por ciento más pequeño pero más sediento que el Z890 actual, gracias al soporte ampliado de PCIe 5.0 y temperatura máxima de 113 grados.
Parches recientes en GCC deshabilitan partes de las Advanced Performance Extensions para los nuevos procesadores Intel porque no entregan beneficio de rendimiento medible.
El desarrollador nand2mario reconstruyó el procesador i386 a partir del microcódigo original de Intel; el core bootea MS-DOS 6 y 7, ejecuta extenders como DOS/4GW y juega Doom y Cannon Fodder.
Otros temas que aparecen junto a #intel en nuestra cobertura editorial.
