
Imec proyecta chips a 0,3 nm y transistores CFET desde 2033
El roadmap del centro belga ubica los nodos A14 en 2028, el CFET como pivote en A7 hacia 2033 y proyecta CPP fijo en 42 nm desde A10 para redefinir Moore's Law.
10 notas publicadas

El consorcio imprime canales 2D de 28 nm con una sola exposición EUV estándar y alcanza un pitch contactado de 50 nm, terreno hasta ahora reservado al silicio de punta.

El trío demostró transistores con canales de MoS2, WS2 y WSe2 a paso de poly contactado de 50 nm con litografía EUV, un puente concreto entre el laboratorio y la fab para reemplazar el silicio.

El gobierno de Taipei discute extender las restricciones más allá de las firmas en lista negra y enjuiciar el contrabando como delito penal por primera vez, según Bloomberg.

El presidente de TSMC minimiza el avance de los fabricantes chinos mientras Huawei apuesta por la arquitectura LogicFolding para escalar sus semiconductores.

El gigante de los semiconductores advierte que el futuro de la IA no dependerá solo de la capacidad de cálculo, sino de cuánto consumo energético requiere cada tarea.

TSMC acelera 20-50% la litografía computacional con cuLitho; Foxconn recorta 80% el análisis de causa raíz con MoMClaw; Pegatron baja 67% el deploy de inspección visual con Cosmos.

La demanda insaciable de chips para inteligencia artificial obliga a ASML a elevar sus planes de contratación y construir una nueva planta masiva en Nueva Taipéi.

El CEO de Nvidia reafirma que el epicentro de la IA está en Taiwán. Con una inversión anual de 150.000 millones de dólares, la dependencia tecnológica es total.

Jensen Huang reveló en Taipei que la cuenta anual con proveedores liderados por TSMC pasó de USD 10-15 mil millones hace tres años a 150 mil millones, y anunció cuadruplicar el personal local a 4.000.
Otros temas que aparecen junto a #tsmc en nuestra cobertura editorial.