Investigadores de la Universidad de Beihang, junto con Suzhou Inston Technology y Empyrean Technology, desarrollaron una máquina de Ising espintrónica sobre un chip de memoria magnetorresistiva de acceso aleatorio (MRAM) integrado en CMOS. El sistema contiene 96.000 espines magnéticos conectados todos con todos, y puede actualizar cada espín en un tiempo de 0,3 a 1 nanosegundo. Lo aplicaron a problemas de optimización combinatoria, entre ellos el enrutado y la asignación de capas en la automatización del diseño electrónico (EDA).

¿Qué es una máquina de Ising?

Las máquinas de Ising son sistemas de cómputo especializados en resolver problemas de optimización combinatoria. En vez de evaluar soluciones una tras otra como un procesador convencional, representan el problema con espines que interactúan entre sí. El sistema evoluciona hacia un estado de baja energía, y la configuración de espines que resulta es una solución candidata. Estas arquitecturas se han explorado con implementaciones cuánticas, ópticas y electrónicas.

El nuevo sistema aprovecha el efecto de anisotropía magnética controlada por voltaje (VCMA) en uniones túnel magnéticas. Al aplicar un voltaje cambia la anisotropía magnética y, con ella, la barrera de energía asociada al estado de magnetización. Eso permite controlar con pulsos de voltaje la probabilidad de que un espín cambie de estado. El artículo reporta una probabilidad de conmutación con un solo pulso ajustable de 0 a 100% mediante el ancho del pulso.

El control por voltaje tiene una razón práctica. La conmutación magnética convencional, impulsada por corriente, obliga a que la corriente atraviese el dispositivo magnético en cada escritura. Los investigadores usan en cambio el voltaje para fijar el estado magnético, lo que permite operar con la corriente baja que exige su arquitectura probabilística de Ising.

¿Qué logra el chip VC-MRAM?

El chip VC-MRAM resultante reúne 96.000 espines con conectividad total. En una máquina de Ising, eso significa que la interacción entre espines puede representar un problema de optimización densamente conectado sin tener que reproducir esas conexiones con una gran cantidad de operaciones externas. El artículo presenta esta arquitectura como una forma de implementar dentro del chip una máquina de Ising de conectividad total a gran escala.

Las cifras reportadas son estas:

  • Velocidad de actualización de cada espín. Entre 0,3 y 1 ns.
  • Eficiencia energética. Menos de 40 femtojoules (fJ) por actualización de espín.
  • Rendimiento en problemas Max-cut. Una eficiencia del sistema de 1,92 × 10⁵ soluciones por segundo por vatio.

Esas mediciones describen la arquitectura de Ising demostrada, no el rendimiento de un procesador de uso general con cargas de trabajo arbitrarias.

Enrutado y asignación de capas

Los investigadores fueron más allá de las pruebas estándar de optimización y aplicaron el hardware a la automatización del diseño electrónico. Demostraron dos problemas que intervienen en la forma en que se ordenan las conexiones de un circuito integrado. El enrutado global determina los caminos de las conexiones a lo largo del chip, y la asignación de capas define qué capas de enrutado se usan.

Para la demostración, el chip VC-MRAM se montó en una placa de circuito impreso a medida y se conectó a una placa FPGA Xilinx PYNQ-Z2. Un computador anfitrión traducía el problema de optimización a un modelo de Ising y configuraba los parámetros necesarios. La FPGA manejaba después el chip VC-MRAM a través de cálculos de Ising iterativos, y los estados de espín resultantes volvían al anfitrión para su análisis.

La arquitectura, por lo tanto, no es un acelerador comercial independiente ni un reemplazo del software de EDA convencional. Muestra cómo un dispositivo de cómputo magnético especializado puede integrarse en un flujo de optimización. Usar problemas de EDA le da a los investigadores una carga de trabajo práctica, donde hay que explorar una gran cantidad de configuraciones posibles.

Hardware especializado frente a un procesador general

Una máquina de Ising no ofrece la flexibilidad de una CPU o una GPU para cargas de uso general. Su ventaja viene de mapear un problema de optimización concreto sobre la dinámica física de los espines, y dejar que el hardware busque las configuraciones de baja energía. Por eso la arquitectura sirve para ciertos problemas de optimización y no para el cómputo general.

Los investigadores fabricaron el chip VC-MRAM y evaluaron su operación como dispositivo físico, sin quedarse solo en la simulación. El artículo describe el sistema como una máquina de Ising espintrónica integrada en CMOS y reporta mediciones del hardware fabricado. Los datos fuente están disponibles en un repositorio de GitHub, mientras que el código y las instancias de los problemas se entregan a pedido del autor de correspondencia.

En el diseño de chips, las pruebas de enrutado global y asignación de capas dan un ejemplo directo de dónde podría usarse este hardware. Aun así, los resultados siguen siendo una demostración de investigación. Integrar un acelerador de Ising en flujos de EDA de producción exigiría evaluar su programabilidad, la integración con el software, la escalabilidad de fabricación, la confiabilidad, la cobertura de cargas de trabajo y el rendimiento frente a los métodos de optimización establecidos.

La MRAM como sustrato de cómputo

El trabajo muestra que la MRAM sirve para algo más que memoria no volátil. Los investigadores aprovecharon la conmutación estocástica de las uniones túnel magnéticas, la controlaron con voltaje y usaron la memoria como sustrato físico para optimizar. La demostración reúne 96.000 espines interconectados con actualizaciones por debajo del nanosegundo, medidos en hardware fabricado.

El trabajo está publicado en Nature Electronics.