
CaretEDA junta Yosys, Verilator y OpenROAD en un solo flujo
La versión 2026.08 de su plataforma Spec-to-Netlist reúne simulación, síntesis lógica, verificación formal y síntesis física, con soporte comercial y agentes de IA en cada etapa.
4 notas publicadas

La empresa usó sus propios modelos de lenguaje para acelerar el diseño, con un equipo que promedió menos de 100 personas y con Broadcom a cargo del diseño físico desde las compuertas en adelante.

La compañía usa su procesador Vera en los flujos de diseño electrónico (EDA) con que crea sus próximas CPU y GPU, con hasta 1,5x de rendimiento junto a Cadence y Synopsys.

El modelo de NVIDIA alcanza 97,1% de tasa de aprobacion en el benchmark CVDP usando hasta 71% menos tokens que sus rivales de codigo abierto en diseno de chips.
Otros temas que aparecen junto a #diseno de chips en nuestra cobertura editorial.