¿Pueden los transistores conmutar por debajo del límite convencional de potencia sin sacrificar corriente útil? Un dispositivo bidimensional recurre al efecto túnel cuántico para pasar esa frontera.

Un equipo de investigación liderado por la Universidad Politécnica de Hong Kong desarrolló un transistor de efecto túnel (TFET, por su sigla en inglés) que opera por debajo del límite de Boltzmann de 60 mV por década, abordando un desafío de larga data en el desarrollo de circuitos integrados de menor consumo. La investigación, publicada en la revista Science el 27 de agosto de 2026, emplea una heteroestructura bidimensional de bismuto y seleniuro de indio (Bi/InSe) para lograr una conmutación basada en efecto túnel cuántico.

¿Qué es el límite de 60 mV por década?

Los MOSFET convencionales conmutan por emisión termoiónica, un mecanismo en el que los portadores de carga deben superar una barrera de energía. A temperatura ambiente, ese mecanismo impone un límite fundamental de pendiente subumbral de 60 mV por década, que restringe cuánto se puede bajar el voltaje de operación y, con él, el consumo de potencia.

Los TFET, en cambio, usan efecto túnel cuántico para mover los portadores a través de la barrera en lugar de por encima de ella, lo que en principio habilita una conmutación más abrupta. El problema es que hasta ahora esa promesa venía con una contrapartida cara.

¿Cuál era el problema que resolvieron?

Los investigadores atacaron precisamente la limitación clave de los TFET anteriores: conseguir conmutación por debajo del límite de Boltzmann manteniendo al mismo tiempo suficiente corriente de salida y una relación alta entre estado encendido y apagado.

Para lograrlo fabricaron capas ultradelgadas alternadas de bismuto (Bi) y seleniuro de indio (InSe) bidimensionales mediante deposición por láser pulsado. A ese espesor ocurre algo que no pasa en volumen: el bismuto, que normalmente es semimetálico, se vuelve semiconductor, lo que habilita un alineamiento de bandas capaz de sostener un efecto túnel eficiente hacia el InSe.

¿Qué números alcanzó el dispositivo?

Los resultados reportados son concretos:

  • Corriente I60 de hasta unos 10 microamperios por micrómetro
  • Relación de conmutación de corriente superior a 10⁷
  • Pendiente subumbral por debajo de los 60 mV por década a lo largo de seis órdenes de magnitud de conmutación de corriente
  • Rango de voltaje de compuerta de apenas 160 mV a temperatura ambiente, frente a unos 800 mV de los MOSFET avanzados

Ese último dato es el que mejor resume el avance: el nuevo dispositivo necesita una quinta parte del recorrido de voltaje de compuerta que exige un MOSFET de gama avanzada para hacer el mismo trabajo de encendido y apagado. Como la potencia dinámica de un circuito escala con el cuadrado del voltaje, reducciones de esa magnitud son exactamente lo que la industria busca para bajar el consumo sin perder velocidad.

El dispositivo también entregó corrientes de salida de varios microamperios por micrómetro, algo que los investigadores consideran importante para excitar múltiples compuertas lógicas aguas abajo y reducir el retardo del circuito. Sin esa corriente, un transistor de conmutación abrupta queda como curiosidad de laboratorio: conmuta bien, pero no alcanza a mover lo que viene después.

¿Se puede fabricar a escala?

Esa es la parte donde el trabajo se distancia de otras demostraciones de materiales bidimensionales. El transistor fue demostrado sobre sustratos estándar de silicio a escala centimétrica, y el estudio mostró que la deposición por láser pulsado permite una fabricación precisa de los materiales 2D a escala de oblea.

En otras palabras, la técnica de crecimiento usada no es exclusiva de una muestra de laboratorio de milímetros: es compatible, al menos en principio, con los sustratos que la industria ya utiliza. Falta el paso siguiente, que es integrar el proceso en una línea de producción real.

El trabajo estuvo encabezado por el profesor HAO Jianhua, que desarrolló el transistor de efecto túnel de campo con el objetivo declarado de superar las barreras actuales en el desarrollo de chips de circuitos integrados.