OpenAI y Synopsys firmaron una alianza estratégica de varios años para desarrollar GPT-Synopsys, un modelo de IA especializado en diseño de chips. El anuncio es del 30 de septiembre y lo recogió The Decoder.

Synopsys fabrica herramientas de automatización de diseño electrónico (EDA), el software que usan los ingenieros para diseñar chips y semiconductores. Junto con Cadence, es uno de los dos grandes proveedores de ese tipo de programas.

¿Qué hará GPT-Synopsys?

El modelo combina la tecnología de IA de OpenAI con las herramientas EDA de Synopsys, que OpenAI licencia para el proyecto. El objetivo declarado por las dos empresas es un modelo capaz de "razonar sobre el diseño y la verificación de chips, y de operar directamente las herramientas de Synopsys".

El reparto de trabajo queda así. Los ingenieros le delegan objetivos de diseño al modelo, y después revisan y aprueban lo que entrega.

GPT-Synopsys correrá sobre la infraestructura de OpenAI. Según ambas compañías, los datos de los clientes no se usarán para entrenar el modelo y se guardarán cifrados.

¿Quién lo está probando y cómo se venderá?

Las primeras pruebas con clientes del sector de semiconductores ya están en marcha. OpenAI y Synopsys comercializarán el producto en conjunto y se repartirán los ingresos.

Sassine Ghazi, director ejecutivo de Synopsys, dijo que la IA puede acelerar de forma considerable el proceso de diseño. Greg Brockman, cofundador de OpenAI, ve la alianza como un camino hacia mejores chips y, con ellos, mejor IA.

El vínculo con Jalapeño

OpenAI ya trabaja con Broadcom en chips construidos para ejecutar modelos de IA. Su ASIC Jalapeño, presentado hace poco, compite de cerca con otros chips especializados de su clase, según The Decoder, que estima que la empresa también usará esta alianza para avanzar en su propio desarrollo de silicio.

El mismo día del anuncio, Tom's Hardware publicó una entrevista con Richard Ho, jefe de hardware de OpenAI. Ho contó que el equipo usó Codex durante todo el diseño de Jalapeño, que el chip pasó del RTL a la fabricación en nueve meses y que, para la validación final antes de fabricar, recurrieron a los flujos EDA estándar de empresas como Synopsys y Cadence.

"No hay una alternativa real hoy", dijo Ho sobre esa etapa de validación.