Intel entregó en el simposio Hot Chips 2026 más detalles de Crescent Island, su acelerador de inteligencia artificial construido sobre la arquitectura Xe3P. A diferencia de las GPU Rubin de NVIDIA y MI455X de AMD, chips de alto consumo, refrigerados exclusivamente por líquido y con enormes reservas de memoria HBM4 para cubrir tanto entrenamiento como inferencia, Crescent Island apunta a un nicho distinto: menor potencia y foco en inferencia.

Como recordatorio, se trata de una tarjeta PCIe de 350 vatios refrigerada por aire que usa hasta 480 GB de memoria LPDDR5X. Eso significa que puede instalarse en servidores tradicionales sin exigencias exóticas de alimentación ni refrigeración, un punto nada menor para centros de datos que no van a reconstruir su infraestructura eléctrica.

¿Cómo está construido el chip?

Crescent Island se arma con cuatro slices Xe3P, cada uno con ocho núcleos Xe, para un total de 32 núcleos Xe. Cada núcleo Xe incorpora ocho motores vectoriales Xe y ocho aceleradores matriciales XMX, lo que suma 256 unidades de cada tipo en todo el chip.

La arquitectura gráfica Xe3, la misma que se ve en los procesadores Panther Lake de Intel, ya había modificado la capacidad y la flexibilidad de la jerarquía de cachés de la GPU para mejorar la utilización y reducir los register spills, esos volcados de registros que castigan el rendimiento. Xe3P profundiza ese trabajo:

  • El archivo de registros de propósito general por núcleo Xe pasa a 1 MB, el doble de los 512 KB de Battlemage y Xe2.
  • Cada núcleo Xe ofrece 512 KB de caché L1 o memoria local compartida, una estructura que partió en 256 KB en Battlemage y creció alrededor de 1,33 veces en la Xe3 de Panther Lake.
  • El chip suma 32 MB de caché L2 compartida.

Esas cachés ampliadas existen para alimentar aceleradores matriciales más grandes, coherentes con la misión del chip.

¿Qué gana con motores XMX más profundos?

Xe3P presenta una profundidad sistólica mayor en sus motores XMX que cualquier diseño Xe anterior. Los motores sistólicos XMX de Xe3P son de 16 niveles de profundidad, frente a los cuatro niveles de Xe2 y Xe3, así que procesan matrices en bloques bastante más grandes.

NVIDIA no discute la arquitectura de sus Tensor Cores con este nivel de detalle, pero para una pieza enfocada en inferencia el hecho de que Xe3P pueda trabajar teóricamente sobre más elementos a la vez durante las multiplicaciones de matrices es un aumento de capacidad relevante.

Intel también prioriza un rango amplio de tipos de datos, desde formatos FP4 con soporte de microescalado (MXFP4) hasta doble precisión a tasa completa, mediante 64 unidades FMA de FP64 por núcleo Xe. FP64 no se usa mucho en cargas de IA, pero Intel argumenta que incluirlo a tasa completa vuelve al chip útil como pieza convergente entre computación de alto rendimiento e inteligencia artificial.

Cada núcleo Xe soporta además las funciones trascendentes sigmoide y tangente hiperbólica, claves en varias operaciones de inferencia, en especial la softmax. AMD y NVIDIA también han priorizado el rendimiento de esas funciones en sus arquitecturas recientes.

Quien esperaba ver aquí un adelanto de las futuras tarjetas Arc se va a quedar con las ganas: aunque Crescent Island incluye un bloque de códecs con cuatro codificadores y decodificadores para alimentar de video a modelos multimodales, la funcionalidad gráfica específica, como los núcleos de trazado de rayos, fue eliminada para preservar área de silicio destinada a cómputo. Por tratarse de una pieza de centro de datos, sí incorpora un juego completo de características de fiabilidad, disponibilidad y servicio, con ECC y protección de paridad a lo largo del troquel.

¿Contra qué carga de trabajo compite?

Intel destaca el auge de los modelos de mezcla de expertos (MoE) combinados con decodificación especulativa como la clase de carga que Crescent Island puede servir bien.

Las estrategias de decodificación especulativa varían, pero en general usan un mecanismo liviano y rápido para redactar borradores de los próximos tokens, que el modelo principal luego acepta o rechaza. No todos los borradores se aprueban, pero, igual que la ejecución especulativa en las CPU, el método sirve para sacar trabajo útil de recursos de cómputo que quedarían ociosos.

A medida que las recetas de servicio de modelos persiguen mecanismos de borrador más agresivos, se necesita más cómputo para generar esos tokens. En el fondo, ese giro cambia la percepción habitual de la decodificación como una operación limitada sobre todo por el ancho de banda de memoria.

Y ahí está el punto: como chip alimentado por LPDDR5X, Crescent Island no tendrá el ancho de banda espectacular de los aceleradores respaldados por HBM para la decodificación autorregresiva clásica, así que cualquier ayuda que reciba de estos métodos especulativos le sirve.

Intel sostiene que el chip está construido para ofrecer muchos FLOPS por vatio y que está optimizado para cargas limitadas por cómputo, como el prefill, es decir el procesamiento del prompt y la construcción de la caché de claves y valores. Ese énfasis sugiere un nicho junto a los aceleradores con HBM, cuyos recursos rinden mejor en las operaciones de decodificación. Intel y su socio SambaNova podrían beneficiarse de un arreglo así, porque los aceleradores de inferencia SN50 de esa compañía están explícitamente construidos para aprovechar el procesamiento desagregado de prefill.

¿Cuándo llega y qué falta saber?

Intel todavía no discute cuántos FLOPS teóricos de cómputo esperar de Crescent Island, ni entrega cifras de ancho de banda de memoria. Las decisiones arquitectónicas compartidas hasta ahora, acercar mucho dato a los motores de cómputo y procesar más de ese dato a la vez dentro de un sobre de potencia estrecho, se ven sensatas en una compañía que todavía intenta reordenar sus ambiciones en inteligencia artificial tras una seguidilla de fracasos y cancelaciones.

La promesa es para la segunda mitad de 2026, así que el reloj corre para conocer especificaciones finales y nombres de clientes.