Huawei anunció un nuevo marco de diseño de chips orientado a cerrar la brecha con líderes globales del semiconductor como TSMC y NVIDIA, apuntando a transistores "clase 1,4nm" y un incremento de 55% en densidad de transistores. La firma además presentó la nueva Ley de Escalado Tau, pensada para reemplazar la Ley de Moore en el escalamiento futuro de chips.
Presentado el lunes en el IEEE International Symposium on Circuits and Systems (ISCAS 2026) en Shanghái, este método de diseño busca esquivar las estrictas sanciones comerciales estadounidenses. Le permite a la compañía desarrollar procesadores de alto rendimiento para smartphones y procesadores de IA sin depender de equipos de fabricación occidentales restringidos, como las máquinas de litografía ultravioleta extrema (EUV).
¿Qué es LogicFolding?
En un keynote del simposio, He Tingbo —miembro del directorio de Huawei y presidente de su división de semiconductores, HiSilicon— reveló la arquitectura propietaria LogicFolding. El plan de diseño se construye directamente sobre la nueva Ley Tau.
He reveló que Huawei pasó los últimos seis años refinando la metodología en silencio, diseñando y produciendo en masa 381 chips basados en este principio. La compañía debutará la arquitectura LogicFolding en sus procesadores Kirin de gama alta para smartphones este otoño.
¿Cómo funciona la Ley Tau frente a Moore?
La fabricación tradicional se apoya en la Ley de Moore (escalamiento geométrico), que implica reducir el tamaño físico de los transistores. Sin embargo, como las sanciones de EE.UU. bloquearon el acceso de China a las máquinas EUV necesarias para implementar ese enfoque, HiSilicon pivoteó a una metodología completamente distinta: la Ley Tau.
La Ley Tau es un marco de "escalamiento temporal" que prioriza la velocidad de la señal, optimizando qué tan rápido se mueven los datos por el sistema en lugar de qué tan pequeños son los componentes. Para llevar esta teoría a escala comercial, Huawei diseñó la arquitectura LogicFolding, un plano que físicamente pliega y apila circuitos lógicos en un marco de doble capa. Al acortar drásticamente el cableado interno para eliminar el retardo de señal, el hardware resultante alcanza un aumento de 55% en densidad de transistores y un incremento de 41% en eficiencia energética, lo que le permite a Huawei construir procesadores de vanguardia que compiten con sus pares extranjeros sin equipamiento occidental.
¿Cuándo llegan los chips a producto?
Los próximos chips Kirin para smartphones —muy esperados para la serie insignia Huawei Mate 90— serán los primeros procesadores comerciales con la arquitectura LogicFolding. La compañía apunta a escalar esta arquitectura hacia sus procesadores de IA Ascend y a clusters de centros de datos de alta capacidad para 2030. Eso entregará alternativas locales al hardware NVIDIA restringido. Para 2031, Huawei proyecta con confianza diseñar chips de gama alta con densidad de transistores equivalente a un proceso de 1,4 nanómetros (nm).
El anuncio llega mientras China sigue empujando para terminar la dependencia de proveedores extranjeros de semiconductores —en medio de sanciones y de la preocupación por la sobre-dependencia— invirtiendo agresivamente en empresas domésticas y tecnologías alternativas.
Tras el anuncio, las acciones de SMIC, la mayor fundición por contrato china, subieron 7,6%. El avance es una victoria simbólica y práctica importante para el plan de Beijing hacia la autosuficiencia tecnológica completa. Mientras que la líder global TSMC espera producir en masa chips reales de 1,4nm hacia 2028, el camino alternativo de Huawei significa que China puede acortar dramáticamente la brecha de rendimiento empacando y estructurando los chips de manera distinta, mitigando significativamente el impacto del control estadounidense.
¿Vale la pena vs nodos TSMC reales?
Para poner en contexto la apuesta: TSMC ya alcanza alrededor de 224 Mtr/mm² con el nodo N3P (el último avanzado antes de los chips A20 a 2nm). Huawei afirma que su próximo Kirin de doble capa de este año alcanzará 238 Mtr/mm², comparable al nodo de Apple. Por debajo del capó, esa densidad se logra apilando dos dies conectados a través de capas metálicas intermedias —parecido a una "doble pizza con los ingredientes en el medio"— y reduciendo la distancia que la señal recorre entre transistores. El roadmap apunta a una versión de tres capas para 2031, que sería la responsable de la equivalencia a 1,4nm. Todo el progreso se está haciendo con litografía DUV (no EUV) que China ya tiene en planta.
