En el Taiwan Technology Symposium, TSMC entregó la guía cuantitativa más detallada de los últimos años sobre su roadmap de capacidad. La proyección global: un mercado de USD 1,5 billones a 2030, sostenido por la demanda de IA y servidores.
¿Cuánto crecerá la capacidad de 2nm y A16?
TSMC dijo que los aumentos de capacidad para wafers 2nm y A16 crecerán a 70% de CAGR entre 2026 y 2028, y que la capacidad de CoWoS crecerá a más de 80% CAGR entre 2022 y 2027. La compañía también planea construir nueve fabs y plantas de packaging en 2026.
¿En qué andan las fábricas de Arizona, Japón y Alemania?
- Arizona: un fab en producción, un segundo instalando equipos en el segundo semestre de 2026, y un tercer fab en construcción. Los trabajos en un cuarto fab y en una planta de packaging deberían empezar este año. El output de Arizona se espera que aumente 1,8x interanual en 2026, con yields comparables a los de Taiwán.
- Japón: el primer fab está en producción de volumen para productos de 22nm y 28nm. Los planes del segundo fab fueron actualizados a 3nm en respuesta a la fuerte demanda.
- Alemania: el fab está en construcción y avanza según cronograma. Va a entregar tecnologías de 28nm y 22nm, seguidas de 16nm y 12nm.
¿Qué cambia en SoIC y CoWoS?
La tecnología de stacking 3D SoIC de TSMC tiene 56x mayor densidad de interconexión y cinco veces mejor eficiencia energética que el CoWoS de 2015. SoIC ya está en producción masiva, mientras la versión con bonding pitch de 6 micrones se programó para 2025.
- La generación SoIC N2 soportará stacking de 6 micrones en 2028.
- La generación A14 se espera que soporte 4,5 micrones.
¿Cuánto HBM se puede meter en un solo paquete?
La versión actual de CoWoS de 5,5 retículas alcanza 98% de yields. El reporte agrega que TSMC planea una versión de 14 retículas capaz de integrar 20 stacks de HBM en 2028, y un tamaño de retícula aún mayor que soportará 24 stacks de HBM en 2029.
La tecnología System on Wafer (SoW) puede integrar hasta 64 stacks de HBM y 16 módulos CoWoS en tamaños superiores a 40 retículas. SoWP entró en producción masiva en 2024, mientras que SoWX, la versión con HBM integrado, está apuntada a 2029.
¿Qué hay con COUPE?
La tecnología COUPE (Compact Universal Photonic Engine) entregó este año un Micro Ring Modulator de 200 Gbps. La tecnología promete 4x mejor eficiencia energética y 10x menor latencia que las interconexiones de cobre. Es la apuesta de TSMC para reemplazar interconexiones eléctricas por fotónicas en los próximos nodos, un cambio que las hyperscalers vienen empujando hace tiempo para sostener el ancho de banda entre GPUs y memoria.
¿Por qué importa para Chile y LatAm?
El roadmap implícito es que CoWoS sigue siendo el cuello de botella del suministro de aceleradores de IA en 2026-2027. Si TSMC cumple los 80% CAGR para CoWoS y los 70% CAGR para 2nm/A16, el cuello de botella se afloja en 2028, no antes. Para integradores latinoamericanos esto significa que los precios de H100, H200, B100/B200 y aceleradores AMD/Intel competidores van a seguir tensos al menos un año y medio más. La ventana de oportunidad para asegurar stock a precios menos quemados está en los próximos seis a doce meses, antes de que el ritmo de Arizona y Japón al 1,8x YoY empuje el balance hacia la oferta.
