imec, ASML y TSMC presentaron una ruta de integración novedosa, robusta y escalable de 300 mm para nFET y pFET basados en materiales 2D.
Por primera vez se demostraron nFET escalados con MoS2 como material de canal y pFET basados en WS2 o WSe2 con paso de poly contactado (CPP) de 50 nm y buenas características corriente-voltaje.
Los resultados representan un paso crucial en la transición lab-to-fab de los transistores basados en materiales 2D, pensados para lógica ultra-escalada y para aplicaciones de back-end-of-line y wafer backside.
Los dicalcogenuros de metales de transición 2D (TMD por su sigla en inglés, como MoS2, WS2 y WSe2) tienen potencial para extender y aumentar la hoja de ruta de escalado lógico.
¿Qué problema resuelve esta integración 300 mm?
Cuando se los integra como canales de conducción atómicamente delgados en reemplazo del silicio, estos materiales habilitan transistores escalados de alto rendimiento, atractivos para lógica ultra-escalada y para usos en back-end-of-line y en el reverso de la oblea.
Le deben esa promesa a su buen control electrostático del canal combinado con movilidades de portadores aceptables, incluso con longitudes de canal y gate ultra-escaladas.
El camino a la adopción industrial venía trabado por la falta de una ruta de integración 300 mm capaz de ofrecer nFET y pFET basados en TMD a dimensiones relevantes para la industria sin perder el rendimiento demostrado a escala de laboratorio.
ASML, TSMC e imec presentan ahora un enfoque escalable y compatible con back-end para integración 300 mm de nFET y pFET basados en TMD, con tres resultados clave:
1. nFET y pFET escalados con paso de poly contactado (CPP) de 50 nm, una primicia mundial. 2. Corriente off (Ioff) muy baja con voltaje de gate cero (Vg = 0 V) para ambas polaridades de transistor. 3. pFET con canal WSe2 que se acerca al rendimiento récord de los mejores dispositivos hechos en laboratorio.
Con un 94% de transistores operativos (es decir, con Imax/Imin > 10^5), el enfoque de integración similar a CMOS, con nFET y pFET integrados en la misma oblea de 300 mm, queda probado como robusto y estable.
El flujo de proceso propuesto es aplicable a materiales de canal 2D distintos de MoS2, WS2 y WSe2.
Llaves del proceso: EUV y un flujo TFT "reverso"
Gouri Sankar Kar, VP R&D compute and memory device technologies en imec, explicó:
"Los transistores basados en materiales 2D TMD se optimizan típicamente para longitudes de canal pequeñas. Sin embargo, suelen tener un área de contacto grande para mantener baja la resistencia de contacto, lo que dificulta el escalado. Por primera vez logramos 50 nm de CPP, una métrica determinada tanto por la longitud de gate como por la del contacto source/drain, sin afectar el rendimiento de los nFET y pFET 2D. El uso de litografía EUV de simple paso, optimizada en colaboración cercana con ASML, fue clave para habilitar el CPP escalado."
Los transistores escalados muestran buenas características corriente-voltaje, con pFET cuyo rendimiento se acerca al de los mejores dispositivos de laboratorio, atendiendo un desafío de larga data para los transistores TMD. Los resultados eléctricos también muestran que ambas polaridades se apagan con Vg = 0 V.
"Ese comportamiento ideal se debe al uso de un flujo de fabricación de TFT (thin-film transistor) 'reverso' innovador", agregó Gouri Sankar Kar. "A diferencia de los transistores basados en materiales 2D convencionales, nuestros nFET y pFET tienen contactos inferiores y un gate depositado por encima. Esto se logra transfiriendo el material de canal TMD sobre trincheras pre-patroneadas y rellenas con tungsteno, que actúan como contactos."
Mensaje desde TSMC y ASML
El doctor Min Cao, vicepresidente y CTO de TSMC, destacó la importancia estratégica del trabajo:
"Nuestra colaboración de investigación es clave para empujar los límites de la innovación en semiconductores. El foco está en desensanchar el riesgo y acelerar la transición lab-to-fab, asegurando que descubrimientos rompedores, especialmente en estos materiales de canal novedosos, puedan integrarse rápida y eficientemente en manufactura avanzada y entregar soluciones de vanguardia."
Etienne De Poortere, director del Technology Development Center Europe de ASML, cerró:
"Los materiales 2D TMD podrían habilitar transistores mucho más pequeños y de mayor rendimiento que los basados en silicio, pero los dispositivos de canal 2D que se han demostrado hasta ahora con procesos 300 mm son bastante grandes y patroneados con tecnologías litográficas más viejas. Gracias a la resolución mucho más afilada de la litografía EUV, pudimos crear transistores TMD con longitudes de canal de tan solo 28 nm y a un pitch compatible con los nodos de transistor más avanzados."
