5 notas publicadas
El trío demostró transistores con canales de MoS2, WS2 y WSe2 a paso de poly contactado de 50 nm con litografía EUV, un puente concreto entre el laboratorio y la fab para reemplazar el silicio.
El centro belga logró separar las compuertas de un qubit de spin en silicio a apenas 6 nanómetros, abriendo la puerta a integrar millones de bits cuánticos en un solo chip compatible CMOS de 300 mm.
La división ASIC del centro belga gana acceso temprano a las tecnologías de packaging CoWoS, InFO y SoIC, claves para chips de IA y HPC.
Sin High-NA EUV los nodos A14 y A10 necesitarían 3 a 4 máscaras por capa metálica crítica. Con escáneres 0,55 NA, una sola exposición alcanza según el consorcio belga.
Otros temas que aparecen junto a #imec en nuestra cobertura editorial.
